高通发布HBC架构，AI加速器能效提升6倍

高通正式发布了高带宽计算（HBC）架构，专为解决AI工作负载中的「内存墙」瓶颈而设计——这一瓶颈源于计算能力增长快于内存带宽，导致神经网络效率下降。该方案将AI加速器与SoC分离，并将计算模块直接置于LPDDR内存堆栈下方。

该架构利用硅通孔技术实现最大带宽与容量，无需依赖昂贵的HBM内存或复杂封装。据高通称，HBC在每瓦特带宽上比HBM高6倍，且内存容量较片上SRAM提升200倍以上。这意味着功耗降低、热量输出减少，并无需HBM方案中常见的高成本互联技术。

与HBC架构同步发布的还有AI加速器路线图。首款AI200计划于2024年底推出，采用LPDDR5X内存，单机架内存容量可达43TB。下一代AI250将集成首个HBC版本，带宽较AI200提升18倍。收官之作AI350则通过第二代HBC将性能翻倍。高通强调，该技术在不显著增加成本的情况下实现可扩展性能。

其他厂商也曾尝试内存与逻辑集成，如GUC的DRAM-on-Logic（DoL）技术，可实现高达5TB/s带宽（无需HBM3E），但高通未披露HBC的具体技术细节，难以直接与竞品对比。此外，新加速器将解决何种AI任务（从专用Transformer到通用张量核）仍有待明确。